一、概述
現(xiàn)在幾乎在所有的系統(tǒng)中，都依賴計(jì)算機(jī)來完成系統(tǒng)控制和數(shù)據(jù)處理。因?yàn)楣ぷ鳝h(huán)境的不同，研制了各種計(jì)算機(jī)來滿足應(yīng)用的需求。如工業(yè)環(huán)境中使用的工控機(jī)，機(jī)載和船載環(huán)境中使用的機(jī)載計(jì)算機(jī)、船載計(jì)算機(jī)。它們都有各自的環(huán)境要求、如：溫度、濕度、體積、重量、功耗，對(duì)計(jì)算機(jī)有相應(yīng)的抗高溫、抗低溫、防濕、防霉等等。本文要討論的是在有輻射的工作環(huán)境中工作的計(jì)算機(jī)的抗幅射問題。這在空間工作環(huán)境工作的計(jì)算機(jī)或在核輻照的工作環(huán)境工作的計(jì)算機(jī)有這個(gè)問題。
l 輻照可能造成的星載計(jì)算機(jī)故障：
(1) 總劑量效應(yīng)（TID）：
總劑量效應(yīng)是指在電子器件的特性發(fā)生重大變化前，器件所能承受的總吸收能量級(jí)，超過這個(gè)能量級(jí)后器件就不能正常工作，TID會(huì)給器件帶來永久性故障。
(2) 單粒子效應(yīng)（SEEs）：
按產(chǎn)生的影響又分為單粒子鎖定（SEL）和單粒子翻轉(zhuǎn)（SEU）
SEL：高能帶電粒子穿過CMOS電路的PN/PN結(jié)構(gòu)時(shí)，電離作用會(huì)使CMOS電路中的可控硅結(jié)構(gòu)被觸發(fā)導(dǎo)通, 由此在電源與地之間形成低電阻大電流通路的現(xiàn)象。長(zhǎng)時(shí)間的鎖定電流會(huì)燒毀器件，造成器件永久失效。
SEU：是由高能粒子轟擊雙穩(wěn)態(tài)單元．使原來記憶單元的0或1狀態(tài)翻轉(zhuǎn)，這種錯(cuò)誤不是永久性的，也被稱為軟錯(cuò)誤。
l 故障危害的發(fā)生及防護(hù)：
(1) 總劑量效應(yīng)（TID）：
一旦一個(gè)器件因接受輻照而導(dǎo)致的能量積淀超過它的TID閾值，就會(huì)引起器件的永久性故障（在《星載計(jì)算機(jī)抗輻射加固技術(shù)研究》中也提到器件的TID效應(yīng)在斷電后會(huì)有一定的退火現(xiàn)象，但是如果再加大劑量輻射，退火后的器件便很快就不能正常工作），因此衛(wèi)星在軌期間應(yīng)盡量避免TID效應(yīng)的產(chǎn)生。
星載器件在軌工作期間可能接受的輻照總劑量受多種因素影響：衛(wèi)星軌跡、軌道高度、傾角，在軌時(shí)間，另外衛(wèi)星在軌期間太陽活動(dòng)的強(qiáng)弱也應(yīng)該列入考慮范圍之內(nèi)。
在估計(jì)了衛(wèi)星可能會(huì)受到的總輻射劑量的前提下，我們應(yīng)該采取相應(yīng)的防護(hù)措施，通常，針對(duì)TID的防護(hù)有以下幾種方法：
A. 輻射屏蔽:
即通過在衛(wèi)星器件外加金屬防護(hù)罩或者蒙皮來減少器件所受到的輻射總劑量。通常，3～
B. 選擇合適的器件工藝：
SOS CMOS工藝的器件在抗TID及SEU，SEL方面有著上佳表現(xiàn)，但是制造成本過于昂貴；
SOI CMOS作為新興的工藝，具有較高的抗輻照性能和相對(duì)較低的成本。
C. 改進(jìn)芯片版圖設(shè)計(jì)：
10V電源相對(duì)5V電源有著更高的噪聲容限，目前我國(guó)星上的CMOS電路大多采用10～12V的電源。
(2) 單粒子鎖定（SEL）：
單粒子鎖定效應(yīng)會(huì)使系統(tǒng)的供電出現(xiàn)異常，同時(shí)也可能燒毀器件造成永久性損傷，因此我們也應(yīng)該盡量避免SEL的產(chǎn)生。
通常采用的單粒子鎖定加固技術(shù)有：
A. 選用抗鎖定的器件：
最重要的抗SEL手段，采用SOI CMOS工藝的器件可以避免受到SEL的影響。
(3) 單粒子翻轉(zhuǎn)（SEU）：
星載計(jì)算機(jī)中最常見的錯(cuò)誤，發(fā)生概率遠(yuǎn)大于TID和SEL，但危害性也小于前兩者。
最容易發(fā)生SEU的地方是RAM，其次是CPU，再其次是其它的接口電路。
通常采用的SEU加固技術(shù)有：
A. 硬件冗余：包括計(jì)算機(jī)冗余，存儲(chǔ)器冗余等
B. EDAC： 對(duì)存儲(chǔ)器內(nèi)容的檢錯(cuò)和糾錯(cuò)
C. PROM：由于PROM受到SEU影響的可能性遠(yuǎn)小于RAM，因此程序和重要數(shù)據(jù)可以考慮被固化在PROM中
D. 看門狗電路：用以防止程序跑飛，系統(tǒng)無響應(yīng)、死機(jī)等故障。
國(guó)外航天計(jì)算機(jī)經(jīng)歷了從簡(jiǎn)單到復(fù)雜，性能從低到高的發(fā)展過程。近年來，為了適應(yīng)衛(wèi)星技術(shù)的發(fā)展，國(guó)外航天計(jì)算機(jī)取得了較大的發(fā)展，高性能的星載計(jì)算機(jī)開始在航天器中使用，甚至開始研究超級(jí)計(jì)算技術(shù)在空間環(huán)境中的應(yīng)用。
2.1 冗余技術(shù)
星載計(jì)算機(jī)的工作環(huán)境和在航天任務(wù)中的重要性，決定了星載計(jì)算機(jī)必須有非常高的可靠性。冗余技術(shù)是提高星載計(jì)算機(jī)可靠性的常規(guī)技術(shù)。目前高可靠的計(jì)算機(jī)系統(tǒng)已經(jīng)從整機(jī)冗余向模塊、部件冗余和可重構(gòu)的方向發(fā)展。為適應(yīng)星載計(jì)算機(jī)愈來愈多的應(yīng)用，星載計(jì)算機(jī)的可重構(gòu)技術(shù)也從單純的容錯(cuò)重構(gòu)向容錯(cuò)重構(gòu)加功能重構(gòu)的方向發(fā)展。
近年來，隨著微電子技術(shù)的發(fā)展，歐美等航天發(fā)達(dá)國(guó)家將冗余容錯(cuò)技術(shù)由模塊部件級(jí)向芯片級(jí)推進(jìn)。歐空局（ESA）的LEON CPU內(nèi)部采用三模冗余（TMR）技術(shù)，存儲(chǔ)器接口和內(nèi)部Cache采用檢錯(cuò)糾錯(cuò)技術(shù)，通過在器件級(jí)實(shí)現(xiàn)冗余容錯(cuò)，大大降低了整機(jī)的體積和重量。
2.2 CPU
中央處理器（CPU）是星載計(jì)算機(jī)的關(guān)鍵部件。近年來，美國(guó)國(guó)家宇航局（NASA）和歐空局（ESA）研制、使用的星載計(jì)算機(jī)采用的CPU主要包括：1750系列、Intel 80X86系列、PowerPC系列、SUN SPARC、MIPS等。
NASA近年來使用最多的是RAD6000和RAD750系列星載計(jì)算機(jī)，這些計(jì)算機(jī)使用PowerPC系列CPU。RAD6000 CPU是民品RS6000的抗輻照版本。目前，已經(jīng)有近200個(gè)航天任務(wù)采用了基于該CPU的計(jì)算機(jī)系統(tǒng)。RAD750 CPU具有更強(qiáng)的處理能力，它是商用器件PowerPC750的抗輻照版本。
ESA原來選用美國(guó)的CPU來設(shè)計(jì)和研制其航天計(jì)算機(jī)系統(tǒng)。由于商業(yè)競(jìng)爭(zhēng)的關(guān)系，美國(guó)對(duì)歐洲也采取禁運(yùn)措施。例如，美國(guó)對(duì)所有應(yīng)用在ESA“伽俐略導(dǎo)航計(jì)劃”上的器件進(jìn)行禁運(yùn)，以保證美國(guó)GPS系統(tǒng)的競(jìng)爭(zhēng)力。因此ESA認(rèn)為，為了保持歐洲在國(guó)際商用航天市場(chǎng)的競(jìng)爭(zhēng)力和滿足未來航天應(yīng)用的需求，需要進(jìn)一步開發(fā)高性價(jià)比的產(chǎn)品，提出了滿足ESA未來航天應(yīng)用的處理器需求和研發(fā)計(jì)劃。ESA在二十世紀(jì)九十年代就開始研制使用SPARC指令集的抗輻照芯片，現(xiàn)在使用的有基于SPARC V7體系結(jié)構(gòu)的ERC32和基于SPARC V8體系結(jié)構(gòu)的AT697E（LEON）。AT697E的抗輻照能力達(dá)到100K Rad（Si）,主頻達(dá)到100MHz，處理能力為100MIPS/25MFLOPS。
2.3標(biāo)準(zhǔn)化技術(shù)和通用化設(shè)計(jì)
歐美星載計(jì)算機(jī)普遍采用成熟的商用器件、體系結(jié)構(gòu)、標(biāo)準(zhǔn)接口的設(shè)計(jì)，同時(shí)使用適應(yīng)于航天工程的工藝，實(shí)現(xiàn)航天電子系統(tǒng)性能的提升。
計(jì)算機(jī)整體結(jié)構(gòu)采用基于冗余總線的模塊化結(jié)構(gòu)，模塊的設(shè)備接口、計(jì)算機(jī)的內(nèi)部與外部接口均使用現(xiàn)有的商用標(biāo)準(zhǔn)接口，整個(gè)航天電子系統(tǒng)模塊化，電子系統(tǒng)的各種設(shè)備不僅易于重新配置，而且易于升級(jí)換代。在機(jī)械和電氣接口方面，90年代之前的星載計(jì)算機(jī)普遍采用VME標(biāo)準(zhǔn)，而2000年以后的產(chǎn)品，大部分采用Compact PCI標(biāo)準(zhǔn)，有些系列產(chǎn)品采用兩種不同的接口標(biāo)準(zhǔn)。BAE Systems的RAD750、Maxwell CSC750 和SpaceMicro Proton100K等典型星載計(jì)算機(jī)均采用Compact PCI接口。在外部接口方面，不論是NASA還是ESA，均采用標(biāo)準(zhǔn)串行數(shù)據(jù)總線，而且將中低速總線和高速總線分開。其中NASA采用MIL-STD-1553B（低速總線）和IEEE 1394（高速總線），而ESA采用CAN （低速總線）和 SPACE WIRE（高速總線）。
在軟件方面，原來用Ada語言，現(xiàn)在C語言開始應(yīng)用較多。星載計(jì)算機(jī)軟件建立在統(tǒng)一標(biāo)準(zhǔn)的基礎(chǔ)上，力求軟件的源碼級(jí)兼容，以利于軟件的協(xié)同開發(fā)、測(cè)試和維護(hù)。軟件平臺(tái)的核心操作系統(tǒng)均采用實(shí)時(shí)多任務(wù)操作系統(tǒng)（VxWorks等）來管理計(jì)算機(jī)的資源。
2.4 小型化
小型航天器的發(fā)展，帶動(dòng)了星載計(jì)算機(jī)向小型化的方向發(fā)展。小型化體現(xiàn)在：體積小、重量輕和功耗低。由于集成電路技術(shù)的發(fā)展，單片集成電路可以實(shí)現(xiàn)更多的功能。例如，SoC集成了CPU、各種外設(shè)等，單片SDRAM顆粒的容量更大，控制邏輯和一些外圍通信功能可以在單片或幾片F(xiàn)PGA中實(shí)現(xiàn)，使得星載計(jì)算機(jī)上的分立元器件數(shù)量大大減少，從而降低了星載計(jì)算機(jī)的體積，重量和功耗。由于計(jì)算機(jī)外部接口標(biāo)準(zhǔn)化的需要，小型化的星載計(jì)算機(jī)也需要滿足接口標(biāo)準(zhǔn)的要求，如上述幾種星載計(jì)算機(jī)，最小的使用3U尺寸的Compact PCI接口（
目前國(guó)外FPGA廠商已經(jīng)可以生產(chǎn)大容量的抗輻照FPGA。如Xilinx公司的QPro-R航天抗輻照系列FPGA，最大的容量達(dá)到600萬門；Actel公司的RTAX4000系列航天抗輻照FPGA的最大容量達(dá)到400萬門。這些大容量抗輻照FPGA的推出，進(jìn)一步推動(dòng)了星載計(jì)算機(jī)小型化技術(shù)的發(fā)展。
Xilinx抗輻照FPGA
Actel的RTAX系列抗輻照FPGA
2.4 幾種典型的星載計(jì)算機(jī)
l BAE SYSTEMS RAD6000
RAD6000是BAE SYSTEMS公司的航天計(jì)算機(jī)產(chǎn)品，是美國(guó)NASA的主流航天計(jì)算機(jī)。它采用RAD6000航天CPU，是一種單板計(jì)算機(jī)，目前已經(jīng)有近200個(gè)航天任務(wù)采用了RAD6000計(jì)算機(jī)系統(tǒng)。RAD6000有幾種配置和實(shí)現(xiàn)模式，包括FPGA和ASIC兩種實(shí)現(xiàn)版本。它提供VME、Compact PCI兩種外部系統(tǒng)總線，并可以根據(jù)任務(wù)的不同，配置不同容量的內(nèi)存容量。RAD6000支持VxWorks操作系統(tǒng)。下圖是6U Compact PCI RAD6000：
6U Compact PCI RAD6000的主要技術(shù)指標(biāo)為：
n CPU：主頻25MHz，性能25MIPS
n 內(nèi)存：8MB或16MB SRAM with EDAC，4MB EEPROM, 512K SUROM with EDAC
n 系統(tǒng)總線：Compact PCI，6U尺寸
n 通信接口：UART、1553B
n 功耗：<7.5w
n 重量:
n 總劑量：>100KRad（Si）
n SEU:<1E-5 upsets/card-day
n 操作系統(tǒng)：VxWorks
l BAE SYSTEMS RAD750
RAD750是BAE SYSTEMS推出的新一代航天計(jì)算機(jī)，它的特點(diǎn)是性能高，內(nèi)存容量大，接口豐富。它采用性能更高的RAD750 CPU，提供3U和6U尺寸的Compact PCI系統(tǒng)總線接口。下圖分別是3U尺寸和6U尺寸的RAD750航天計(jì)算機(jī)：
3U Compact PCI RAD750
6U Compact PCI RAD750
3U Compact PCI RAD750 的主要技術(shù)指標(biāo)為：
n CPU：主頻133-166MHz，性能240-300MIPS
n 內(nèi)存：128MB SDRAM，256K SUROM
n 系統(tǒng)總線：Compact PCI，3U尺寸
n 功耗：<10.8W
n 重量：
n 總劑量：>100Krad（SI）
n SEU：<1.9E-4errors/card-day
l Maxwell SCS
Maxwell SCS
Maxwell CSC750星載計(jì)算機(jī)
SCS
n CPU：PowerPC750FX，采用TMR容錯(cuò)
n 主頻：400-800MHz, 性能最大1800MIPS
n 內(nèi)存：256MB SDRAM with EDAC ，8MB EEPROM with ECC
n 通信接口：1553B, UART,32 GPIO
n 系統(tǒng)總線：Compact PCI，6U尺寸
n 功耗：7-25W
n 重量：<
n 溫度范圍：
n 操作系統(tǒng)：VxWorks
我國(guó)的星載計(jì)算機(jī)技術(shù)與西方發(fā)達(dá)國(guó)家相比有較大的差距。我國(guó)的星載計(jì)算機(jī)的處理能力一直是阻礙衛(wèi)星發(fā)展的一個(gè)重要因素，國(guó)內(nèi)星上數(shù)據(jù)處理系統(tǒng)大都采用
目前國(guó)內(nèi)有多個(gè)研究所、公司、企業(yè)在研制航天用的CPU，如航天772所正在研制基于SPARC V8的CPU，深圳國(guó)微電子技術(shù)股份公司在研制基于
我國(guó)航天工程使用的元器件，其中大多數(shù)DC/DC器件和中、小規(guī)模的集成電路、以及全部的大規(guī)模集成電路（包括存儲(chǔ)器、CPU、FPGA）都依賴進(jìn)口。同時(shí)，受政治、技術(shù)的限制，引進(jìn)器件在性能、數(shù)量上均有限制。這對(duì)我國(guó)的航天事業(yè)有極大的威脅。
目前，我國(guó)星載計(jì)算機(jī)采用的CPU包括8086、80186、80386、1750A、ERC32等，這些計(jì)算機(jī)無統(tǒng)一標(biāo)準(zhǔn)，任務(wù)適應(yīng)性差，可維護(hù)性不好。而ESA和NASA的高性能計(jì)算機(jī)基本上采用Compact PCI標(biāo)準(zhǔn)的機(jī)械、電氣結(jié)構(gòu)，采用標(biāo)準(zhǔn)的內(nèi)部外部總線，計(jì)算機(jī)具有功能和容錯(cuò)重構(gòu)的能力，可實(shí)現(xiàn)對(duì)不同任務(wù)的支持，且具有較高的可靠性和可維護(hù)性。
在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)方面，我國(guó)航天工程中使用的星載計(jì)算機(jī)缺少統(tǒng)一的規(guī)劃，沒有形成系列化的星載計(jì)算機(jī)產(chǎn)品，每個(gè)衛(wèi)星使用的計(jì)算機(jī)都是根據(jù)該衛(wèi)星的需要和接口要求進(jìn)行特別設(shè)計(jì)，一顆星一個(gè)樣，而且多采用整機(jī)冗余的方法提高系統(tǒng)的可靠性，硬件沒有內(nèi)部、外部的接口標(biāo)準(zhǔn)，各個(gè)型號(hào)項(xiàng)目之間及同一型號(hào)項(xiàng)目的不同部分之間的計(jì)算機(jī)接口關(guān)系復(fù)雜，可重用率低，造成星載計(jì)算機(jī)的低水平重復(fù)開發(fā)、開發(fā)效率低、成本高、周期長(zhǎng)、可靠性差等問題。
由于計(jì)算機(jī)處理能力低，必須使用多機(jī)處理，才能實(shí)現(xiàn)星上數(shù)據(jù)處理，使得整體的體積、功耗、重量增加。如載人航天一期工程中，飛船上的數(shù)據(jù)管理、姿軌控、電源管理計(jì)算機(jī)均為三機(jī)冗余。我國(guó)第一顆合成孔徑雷達(dá)遙感衛(wèi)星上也是衛(wèi)星平臺(tái)使用一臺(tái)計(jì)算機(jī)、合成孔徑雷達(dá)使用一臺(tái)計(jì)算機(jī)，再加上冗余，臺(tái)數(shù)更多。由于一個(gè)型號(hào)一個(gè)樣，研制工作量大、周期長(zhǎng)。如果使用高性能的、標(biāo)準(zhǔn)化的星載計(jì)算機(jī)，則可大大減少整機(jī)冗余的數(shù)量，減小體積、功耗和重量。
我國(guó)的星載計(jì)算機(jī)由于受硬件處理能力的限制，軟件只能完成簡(jiǎn)單的測(cè)控任務(wù)，大多不使用操作系統(tǒng)且系統(tǒng)軟件和應(yīng)用軟件不分，常常是一個(gè)型號(hào)一臺(tái)專用計(jì)算機(jī)，每一計(jì)算機(jī)根據(jù)任務(wù)，單獨(dú)設(shè)計(jì)和配置軟件。軟件的可重用率低，維護(hù)性差。同時(shí)大量的重復(fù)開發(fā)導(dǎo)致成本上升，研制周期加長(zhǎng)。
